

결 과 보 고 서

과제명: Clock Gating과 Zero Skipping을 적용한 CNN
가속기 설계

팀 명: 드가자

경북대학교 IDEC 2025 창의 회로설계 챌린지

1. 과제 개요

인공지능(AI) 기술, 특히 딥러닝의 급속한 발전은 산업 전반에 걸쳐 전례 없는 변화를 주도하고 있다. 이러한 기술 진보는 모델의 복잡성과 연산량의 폭발적인 증가를 동반하며, AI 연산을 처리하는 하드웨어의 패러다임 변화를 요구한다. 현재 AI 하드웨어는 학습(Training)과 추론(Inference) 단계의 고유한 특성에 따라 분화되는 뚜렷한 경향을 보인다. 학습 단계는 GPU가 지배적이지만, 학습된 모델을 실제 서비스에 배포하는 추론 단계에서는 특정 작업에 최적화된 전용 가속기(Accelerator)로의 전환이 가속화되고 있다. 특히 전력과 연산 자원이 제한된 edge device 환경에서는 이러한 고효율 저전력 가속기의 필요성이 더욱 절실하다. 이에 본 연구는 edge device에 최적화된 고성능 저전력 CNN 하드웨어 가속기를 설계하는 것을 최종 목표로 한다. 본 문서는 이 목표 달성을 위한 설계 과정을 체계적으로 기술한다. 2장에서는 edge 환경의 요구사항을 반영한 구체적인 '설계 목표'를 정의한다. 3장에서는 연산 정밀도 최적화, 파이프라이닝 전략 등 핵심 아이디어를 포함한 '설계 및 시뮬레이션' 과정을 상세히 설명한다. 마지막 4장에서는 시뮬레이션 '결과 및 기대효과'를 논의하며 결론을 맺는다.

2. 설계 목표

2.1. Baseline Improvement

Baseline hardware 분석 후 두 가지 특징에 주목하였는데, 첫째는 ‘module 별 전력 소모’, 그리고 ‘module 별 유효 데이터 처리 시간’ 이다.




Fig 1. Power estimation of each module

conv2_calc						fully_connected					
Post synthesis report_power						Post synthesis report_power					
Group	Internal Power	Switching Power	Leakage Power	Total Power (Watts)		Group	Internal Power	Switching Power	Leakage Power	Total Power (Watts)	
Sequential	7.30e-07	2.61e-08	1.59e-10	7.57e-07	0.0%	Sequential	7.22e-04	1.70e-04	8.88e-08	8.92e-04	0.8%
Combinational	2.08e-02	2.97e-02	7.63e-07	5.06e-02	100.0%	Combinational	4.35e-02	6.50e-02	2.31e-06	1.08e-01	99.2%
Clock	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%	Clock	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%
Macro	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%	Macro	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%
Pad	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%	Pad	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%
Total	2.08e-02	2.97e-02	7.63e-07	5.06e-02	100.0%	Total	4.43e-02	6.51e-02	2.40e-06	1.09e-01	100.0%
	41.2%	58.8%	0.0%				40.5%	59.5%	0.0%		

Fig 2. Detail power analysis of conv2_calc, fully_connected modules

Fig 1. 은 OpenROAD Tool 활용하여 baseline chip에서 module별 전력 소모를 분석한 결과이다. 측정 결과 conv2_calc, fully_connected 두 개의 특정 module에서 전력 소모 대부분을 차지하고 있는 것을 파악하였다. 특히 Fig 2.를 통해 두 module 내에서 convolution, matrix multiplication을 수행하기 위한 combinational logic의 switching power가 상당한 전력 소모를 유발한다는 것도 확인할 수 있다.




Fig 3. Processing time of each module for valid data

Fig 3.은 baseline chip 내부 module별로 유효한 데이터를 처리하는 시간을 분석한 결과이다. 첫 번째 layer에서 feature map의 크기가 더 크기 때문에 주로 valid data를 처리하는 시간이 첫 번째 layer module에서 집중 되어있는 것을 확인할 수 있다.

위 두 가지 특징을 종합하면, 현재의 baseline chip 구조는 유효한 데이터를 처리하는 시간이 적은 부분에서 대부분의 전력 소모가 집중 되어있는 구조임을 알 수 있다. 따라서 본 과제에서는 ‘**clock gating 기법**’을 도입하여 유효한 데이터를 처리하는 시간에만 module이 동작할 수 있도록 설계하여 전력 소모를 절감하고자 한다.

2.2 Proposed Design

본 과제는 CNN 가속기의 PPA 개선을 목표로 clock gating과 더불어, 목표 Task인 CNN의 연산 특성 분석에 기반하여, hardware 및 software 최적화 기법을 통합 적용한 새로운 아키텍처를 제안한다.




Fig 4. Top architecture of proposed CNN accelerator

Fig 4.에 본 과제에서 제안하는 CNN 가속기의 전체 구조를 나타내었다. 전체적인 구조는 기존 baseline hardware와 유사한 형태이지만 세부적으로 아래와 같은 개선점을 제시한다.

1. Improved Line Buffer

목표 Task인 CNN의 convolution 연산의 특징에 맞춰 line buffer를 재설계 하였다.

2. Reducing I/O Ports

weight 데이터의 입출력 port를 간소화하였다.

3. Feature Map Shifting MAC

Feature map shifting을 활용하여 MAC Unit 내부에서 데이터 재사용을 증가시켰다.

4. Pseudo Zero Skipping

MAC Unit 내부에서 pseudo zero skipping을 도입하여 zero 데이터 연산에 대한 불필요한 switching을 최소화하였다.

5. Model Re-design with Bit Precision Scaling

CNN 모델의 성능과 정확도를 개선하고, 양자화(quantization)을 적용하여 hardware cost를 감소시켰다.

3. 설계 및 시뮬레이션

3.1. Baseline Improvement

3.1.1 Clock Gating Method




Fig 5. Architecture of an ICG Cell and state transition diagram for clock gating




Fig 6. Timing Diagram of ICG Cell

Fig 5 (a). 은 Clock Gating에 사용되는 Latch-based Integrated Clock Gating Cell의 구조이다.

Positive edge가 아닌 구간에서 transition으로 인한 glitch 발생을 방지하기 위해 Enable signal을 negative latch의 input으로 연결하고, latch의 output을 clock과 AND gate로 연결하여 gated clock을 생성한다. Fig 6.은 IGC Cell의 동작에 대한 timing diagram 이다. Negative latch는 clock이 low일 때 transparent mode로 작동하여, enable signal이 인가된 다음 cycle부터 gated clock이 작동하기 시작한

다. Fig 5 (b). 은 clock gating을 적용하기 위한 FSM의 state diagram이다. 외부에서 인가되는 run 신호를 통해 hardware는 IDLE state에서 벗어나 동작을 수행한다. Gated clock은 IDLE state가 아닐 때 동작 해야하기 때문에 아래와 같은 조건으로 enable signal을 생성할 수 있다.

$$gck_ena = state \neq IDLE$$

필요한 동작을 모두 수행한 hardware는 다시 IDLE state로 돌아가며 gated clock을 off 시킨다.

이때, system의 안정성과 초기화 작업 등을 고려하여 RUN state 전후로 PRE_SYNC, POST_SYNC state를 추가하였다.




Fig 7. System architecture with clock gating logic

Hardware Module은 Fig 7 (a).와 같은 구조로 구현되었다. Module의 control을 담당하는 control logic은 gated clock을 인가하지 않고 기존 clock에 연결하였다. control logic은 datapath와 달리 내부 register를 초기화하는 작업이 필요한데, 본 과제에서 사용하는 asap7 process에서는 asynchronous reset을 지원하지 않아 control logic은 gated clock을 인가할 수 없었다.

Control logic은 외부에서 인가되는 run signal에 의해 FSM이 작동한다. RUN state에서는 control logic이 enable signal을 high로 인가하여 gated clock을 생성하여 datapath에 인가한다. datapath는 Fig 7 (b).와 같이 gated clock이 인가된 register 사이에 combinational path가 존재하며, gated clock이 동작할 때만 data transfer가 발생하며 IDLE state에서는 data transfer가 차단되어 내부적으로 switching이 발생하지 않는다.




Fig 8. Operating time analysis of gated clock' s of each modules

Fig 8.은 clock gating을 적용한 baseline hardware가 이미지 1개를 처리하는 동안의 module 별 gated clock의 waveform을 나타낸 것이다. 전체적인 waveform 이 Fig .와 유사한 형태를 보이고 있으며, 전력 소모가 많이 발생하는 conv2_calc, fc module은 전체 유효 데이터 처리 시간 중 약 40% 정도의 시간 동

안만 동작하는 것을 확인할 수 있다.

3.1.2 Power Estimation with OpenSTA

OpenROAD synthesis tool의 post-synthesis power report에는 clock gating에 의한 전력 소모 변화를 정확하게 측정할 수 없다. 임의의 로직에 대한 동적 전력 소모는 아래의 식으로 계산된다.

$$P_{dyn} = C_L V_{DD} \alpha f$$

여기서 α 는 switching activity를 의미하며, logic의 output이 toggling 하는 비율을 의미한다. 디지털 회로의 전력 소모는 switching activity에 의해 크게 좌우되며, clock gating 기법은 switching activity를 감소시켜 동적 전력 소모를 절감한다. 하지만 synthesis 단계에서 전력을 측정할시, switching activity 값을 특정 상수로 고정하여 (e.g. 0.1) 전력을 측정하기 때문에 clock gating의 영향이 제대로 반영되지 않는다. 이에 본 과제에서는 OpenROAD에서 추가로 제공하는 OpenSTA tool을 이용하여 chip의 전력 소모를 측정하였다. OpenSTA tool을 활용한 전력 측정 방법은 아래와 같이 진행된다.

1. OpenROAD synthesis tool을 이용하여 회로 합성
2. Vivado Simulator를 이용하여 post synthesis simulation을 수행
3. simulation을 통해 측정된 파형 변화 기록 파일 (e.g .vcd, .saif) 추출
4. OpenSTA tool에서 파형 변화 기록 파일을 적용하여 전력 소모 측정

3.1.3 Post Synthesis Simulation Scenario

정확한 전력 소모를 측정하기 위해서는 실제 chip의 동작과 유사한 환경으로 시뮬레이션을 진행하여 파형 변화를 측정해야 한다. 실제 hardware에서는 chip의 I/O port가 interconnect나 다른 module에 물리적으로 연결되어 있고, port를 사용하지 않을 때도 임의의 데이터가 chip으로 주입되거나 외부로 전송될 것이다. 따라서 본 과제에서는 control signal을 제외한 input port는 임의의 데이터가 항상 인가되고 있는 상황을 가정하고 시뮬레이션을 진행하였다. 예를 들어 feature map data input port는 이미지 처리 동작 중에는 feature map data를 인가하고, 그렇지 않은 경우, random data가 인가되는 방식으로 처리하였다.

3.1.4 Result of the Power Estimation

=====

Post synthesis report_worst_slack

worst slack max 398.19

=====

Post synthesis report_power

Group	Internal Power	Switching Power	Leakage Power	Total Power (Watts)	
Sequential	7.20e-03	2.21e-04	2.28e-06	7.42e-03	1.8%
Combinational	1.67e-01	2.38e-01	1.52e-05	4.06e-01	98.2%
Clock	4.18e-06	1.42e-04	3.47e-09	1.46e-04	0.0%
Macro	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%
Pad	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%
Total	1.74e-01	2.39e-01	1.75e-05	4.13e-01	100.0%
	42.2%	57.8%	0.0%		

Chip area for module '\ref_chip': 23160.927780
of which used for sequential elements: 4265.524800 (18.42%)

OpenSTA Power Analysis (Dynamic Power Analysis)

OpenSTA 2.7.0 8f8f397610 Copyright (c) 2025, Parallax Software, Inc.
License GPLv3: GNU GPL version 3 <<http://gnu.org/licenses/gpl.html>>

This is free software, and you are free to change and redistribute it under certain conditions; type 'show_copying' for details.
This program comes with ABSOLUTELY NO WARRANTY; for details type 'show_warranty'.

Group	Internal Power	Switching Power	Leakage Power	Total Power (Watts)	
Sequential	5.16e-03	3.15e-04	2.21e-06	5.48e-03	32.8%
Combinational	3.78e-03	6.74e-03	1.02e-05	1.05e-02	63.0%
Clock	7.38e-06	6.99e-04	2.84e-09	7.06e-04	4.2%
Macro	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%
Pad	0.00e+00	0.00e+00	0.00e+00	0.00e+00	0.0%
Total	8.94e-03	7.75e-03	1.24e-05	1.67e-02	100.0%
	53.5%	46.4%	0.1%		

(a)

(b)

Fig 9. Power estimation of improved hardware

class	baseline	improved (post-synthesis)	improved(OpenSTA)
power	331 mW	413 mW	16.7 mW
power / baseline	1	1.25	0.05

Fig 9.은 OpenROAD synthesis tool에서 측정한 post synthesis power report와 OpenSTA tool로 측정한 power report이다. post-synthesis power report에서는 clock gating의 영향이 제대로 반영되지 않고, 오히려 logic이 추가 되었기 때문에 baseline hardware보다 전력 소모가 높게 측정되었다. 하지만 OpenSTA tool에서는 clock gating의 영향을 반영하여 전력 소모가 감소된 것을 확인 할 수 있다.

3.2. Proposed Design

3.2.1 Line Buffer




Fig 10. Architecture of proposed line buffer and operation flow

Fig 10 (a). 은 본 과제에서 제안하는 Line Buffer의 구조이다. CNN Layer의 kernal size에 맞게 5 개의 memory unit이 병렬로 배치되었고, 각각 layer에 맞는 feature map 크기의 depth를 가진다. Fig 10 (b).는 line buffer의 동작 방식을 나타낸 것이다. 화살표는 memory unit에서 포인터가 가리키는 현재 위치를 의미한다. 각각의 line buffer는 read pointer, write pointer에 의해 입출력이 제어된다. read pointer의 경우 동일한 column의 feature map 데이터를 출력해야 하기 때문에 모든 memory unit이 동일한 주소를 가리킨다. write 동작은 하나의 feature map 데이터가 입력으로 들어오면 write enable이 인가된 memory unit의 write pointer 위치에 입력 데이터를 저장한다.

Characteristic	Baseline	Proposed
Architecture	140 x 1	28 x 5
Total memory size	140 B	140 B
Input data port	1	1
Output data port	25	5
Read logic MUX	# 25 of 140to1 MUX	# 5 of 28to1 MUX

Table 1. comparison of line buffer of layer 1

Table 1.에 baseline hardware의 line buffer와 본 과제에서 제안한 line buffer의 특징을 비교했다. 가장 큰 차이점은 output data port의 개수이다. convolution 연산은 인접 index의 output을 계산하는데 많은 feature map data를 중복하여 사용한다. 5x5 kernal을 사용하는 경우, 현재 index에서 사용된 feature map data 중 80% (20/25)가 다음 column index의 convolution 연산에 사용된다. systolic array와 같은 구조에서 적용하는 feature map shifting을 적용하면 5개의 output port만 사용해도 충분한 bandwidth를 유지할 수 있다.

따라서 제안하는 line buffer는 5개의 memory unit에 데이터를 저장하고, 각각 하나의 data만 출력하여 read path의 logic을 간소화하였다. baseline hardware에서 제시한 순환방식의 데이터 출력은 barrel shifter를 활용한 remapper unit을 추가하여 동작을 유지하였다. 다만, 이 과정에서 데이터를 출력하는데 한 cycle이 추가로 필요한데, 이로 인해 발생할 수 있는 hardware interface 간 동기화 문제를 방지하기 위해 skid buffer를 추가했다.

3.2.2 Reducing I/O Port

Data port	Baseline (Byte)	Proposed (Byte)	Reduced width	Required Cycle
L1 kernal	75 (25x3)	5	93.33 %	15
L1 bias	3	1	66.67 %	4
L2 kernal	225 (25x3x3)	5	97.78 %	45
L2 bias	3	1	66.67 %	3
FC kernal	480 (48x10)	3	99.38 %	160
FC bias	10	1	90.00 %	10

Table 2. Comparison of data width for parameter data port

본 과제에서는 병렬적으로 모든 파라미터 데이터를 입력받는 대신 순차적으로 파라미터 데이터를 입력받아 chip 내부에 저장하는 방식을 도입하였다. Baseline hardware와 같이 상당수의 I/O port를 사용하는 경우, chip의 면적이 비약적으로 증가한다. 따라서 본 과제에서는 I/O port의 수를 줄여 chip의 면적을 감소시켰다. 순차적으로 데이터를 입력받는 경우, feature map 데이터가 module에 도달하기 전까지 loading이 완료되어야 하는데, 첫 번째 layer의 line buffer에서 처음 buffer를 채우는데 140 cycle이 필요하기 때문에 parameter 데이터를 load 하는데 충분한 시간이 보장된다.

3.2.3 Feature Map Shifting MAC

CNN, Transformer와 같은 Deep Learning Model은 다수의 행렬 연산을 수행하며, AI 가속기는 행렬 연산을 최적화하여 수행하는 것을 목표로 발전해왔다. Systolic Array는 대표적인 AI 가속기 구조 중 하나로, 행렬 곱 연산에 특화 되어있다. 하지만 systolic array는 $N \times N$ 행렬 곱 수행 시, 총 $3N-1$ 사이클 중 $2N-1$ 사이클을 파이프라인 데이터 입출력 소모하는 오버헤드를 본질적으로 가진다. 이러한 오버헤드는 대규모의 연속적인 데이터 스트림이 입력되어야만 상쇄될 수 있는데, 본 과제의 목표인 28×28 크기 이미지 처리는 충분히 큰 데이터 스트림을 생성하기 어려워, 유효 연산 시간보다 입출력 오버헤드가 더 지배적이게 된다. 이는 심각한 자원 활용률 저하로 이어지므로, 본 과제 설계에 부적합하다고 판단했다. 이와 같은 이유로 2D systolic array의 장점인 데이터 재사용성은 유지하면서 목표 task에 더 적합한 1D-like Feature map shifting 구조를 도입하였다.




Fig 11. Architecture of the proposed design Processing Element array (PE) and MAC unit

Fig 11.는 본 과제에서 제안하는 PE array와 MAC unit의 구조를 나타낸 것이다. PE 5개가 모여 PE Array를 이루고, 5x5 크기의 feature map과 kernel에 대한 convolution을 수행한다. 이때, PE array의 입력 데이터는 5x1의 1 column vector 형태로 입력된다. 입력 데이터는 zero detect unit (3.2.4에서 후술)를 거쳐 vector 단위로 다음 PE로 shifting 된다.

PE_NUM	KERN	t ₀	t ₁	t ₂	t ₃	t ₄	t ₅	t ₆	t ₇	t ₈	t ₉
pe 0	w ₄	x ₀	x ₁	x ₂	x ₃	x ₄	x ₅	x ₆	x ₇	x ₈	x ₉
pe 1	w ₃		x ₀	x ₁	x ₂	x ₃	x ₄	x ₅	x ₆	x ₇	x ₈
pe 2	w ₂			x ₀	x ₁	x ₂	x ₃	x ₄	x ₅	x ₆	x ₇
pe 3	w ₁				x ₀	x ₁	x ₂	x ₃	x ₄	x ₅	x ₆
pe 4	w ₀					x ₀	x ₁	x ₂	x ₃	x ₄	x ₅
sum						y ₀	y ₁	y ₂	y ₃	y ₄	y ₅

Fig 12. An example of execution flow in the proposed architecture

Fig 12. 은 PE array에서 2D Convolution을 수행하는 과정의 예시이다.

본 예시에서 입력 5x10 크기의 feature map matrix를 X , 5x5 크기의 kernel matrix를 W , 출력 벡터를 Y 라고 정의한다. 표 상단부 t_i 는 cycle 변화를 나타낸 것이다.

$$\begin{aligned}
 X &= [x_0 \ x_1 \ x_2 \ x_3 \ x_4 \ x_5 \ x_6 \ x_7 \ x_8 \ x_9] & x_i : 5 \times 1 \text{ column vector } i \in [0, 4] \\
 W &= [w_0 \ w_1 \ w_2 \ w_3 \ w_4] & w_i : 5 \times 1 \text{ column vector } i \in [0, 4] \\
 Y &= [y_0 \ y_1 \ y_2 \ y_3 \ y_4 \ y_5] & Y : 1 \times 6 \text{ output vector}
 \end{aligned}$$

출력 벡터 Y 의 임의의 성분 y_i 에 대해 아래의 식과 같이 표현할 수 있다.

$$y_i = \sum_{k=0}^4 x_{i+k}^T w_k$$

여기서 하나의 내적 연산 $x_{i+k}^T w_k$ 이 하나의 PE에서 수행되며, summation 연산은 Fig 11 (a). 하단부의 adder에서 수행된다. feature map matrix X 는 column vector 단위 (x_i)로 PE array에 입력되며, shifting을 통해 다음 PE로 이동한다. 모든 PE에 feature map 데이터가 들어있으면, 출력 벡터 Y 의 성분 y_i 가 차례대로 한 cycle마다 PE array에서 출력된다.

Vector 단위의 feature map shifting과 연산 구조를 도입했기 때문에 systolic array의 데이터 재사용성은 그대로 유지하는 반면, output이 출력되는데 필요한 latency는 3N-1 cycle에서 2N cycle로 감소하였다. 또한 입력 데이터가 0인지 판단하는 zero detect unit을 파이프라인 가장 앞쪽에 배치하여, 해당 정보도 같이 shift 되기 때문에 하나의 zero detect unit만 이용하여 모든 PE에 zero bit 정보를 전달할 수 있다.

3.2.4 Pseudo Zero Skipping




Fig 13. Architecture of zero skipping logic and an example of execution flow

Convolution 연산은 다수의 곱셈과 덧셈을 수행하는 고비용의 연산으로, 이 과정에서 다수의 switching이 발생하며 전력이 소모된다. 현대 deep learning 모델은 relu와 같은 activation 함수를 많이 사용하기 때문에, feature map data에 '0' 값이 다수 분포되어 있다. 따라서 convolution 연산 이전에 feature map에서 zero 데이터를 감지하면, 불필요한 연산을 제거할 수 있다. 하지만 이러한 zero skipping 기법은 searching algorithm과 scheduling이 필요하다. 이를 hardware에서 구현하는 것은 다소 복잡하며, 비용 또한 만만치 않다. 따라서 searching algorithm과 scheduling을 적용하지 않고, 앞서 제시한 PE array의 pipeline 초기 단계에서 zero 값을 detection 하여 pipeline register에서 feature map data의 update를 차단하는 방식으로 switching을 감소시켜 전력 소모를 절감할 수 있다.

Fig 13. 는 본 과제에서 제안하는 psuedo zero skipping 기법을 구현하기 위한 logic의 구조와 동작 과정을 보여준다. 데이터의 값이 0인지 여부를 확인하는 zero bit, 데이터의 유효성을 확인하는 valid bit, feature map 데이터가 입력으로 인가되면 데이터의 유효성을 판단하고 ftm register에 저장된다. 이때, zero bit, valid bit에 따라 데이터의 저장 여부를 결정한다.

Fig 13 (b). 의 예시를 살펴보면, cycle 0에서 입력 데이터는 0이 아니기 때문에 (valid data로 가정) ftm register에 저장되며, 다음 cycle에 weight와 곱해져 result register에 저장된다. 반면 cycle 2에서 입력 데이터는 0이기 때문에 ftm register에 저장되지 않고, ftm register는 현재 값을 유지한다. 이 과정에서 곱셈 logic에는 이전 cycle과 동일한 데이터가 연결되어 있어 signal switching이 발생하지 않는다. 해당 cycle의 연산 결과는 0이 되어야 하므로 MUX에서 'hard-wired' 된 0값이 result register에 저장되어 연산 결과는 일치한다. MAC 연산 과정에서 곱셈 연산에서 가장 많은 전력 소모가 발생하기 때문에 위와 같은 pseudo zero skipping 기법을 적용하면 간단한 비교기만 사용하여 곱셈 연산에서 발생하는 signal switching을 감소시킬 수 있다.

3.2.5 Model Re-Design with Bit Precision Scaling

본 과제의 목표는 classification 작업을 수행하는 것이기 때문에 최종 출력에서는 절대적인 예측값보다 클래스 간의 상대적인 차이가 더 중요하다. 이러한 특성을 고려하여, weight를 INT6 또는 INT4와 같은 더 작은 scale을 사용할 수 있을 것으로 가정하고 이를 검증하는 실험을 수행하였다.

FP32에서 INT로의 변환은 per-tensor uniform symmetric quantization을 적용하였다. 이 방식은 zero-point를 0으로 고정하고 scale factor만을 사용하여 $[-2^{(N-1)+1}, 2^{(N-1)}-1]$ 범위로 양자화하는 방법이다. 구체적으로 INT6의 경우 scale factor 64를 사용하여 $[-63, 63]$ 범위로, INT8 bias의 경우 scale factor 128을 사용하여 $[-127, 127]$ 범위로 양자화하였다. baseline 모델은 FP32 정밀도에서 96.07%, INT8 정밀도에서 96.32%의 정확도를 보였다. 그러나 INT4로 quantization을 진행한 경우 정확도가 90.69%로 급격히 하락하는 현상이 관찰되었다. 더 높은 정확도와 quantization robustness를 확보

하기 위해 모델 구조는 baseline과 동일하게 유지한 채 재훈련을 진행하였다. 이는 본 연구의 목적이 알고리즘 구조 개선보다는 hardware 적용 시의 효율성 향상에 있기 때문이다.

일반적으로 낮은 정밀도에서 급격히 성능이 저하된 원인은 모델이 weight 분포가 특정 부분에서 sharp 하게 밀집되어, 학습이 수치적으로 안정적인 minimum에 도달하지 못했기 때문으로 해석된다. 이러한 현상은 quantization과 같은 수치적 변화에 취약한 비견고한 학습 상태를 의미한다. 이를 보완하기 위해 weight 값의 정밀도가 감소하거나 노이즈가 주입되더라도 주요한 feature 표현이 유지되는 것을 목표로 하였다. 이를 위해 다음과 같은 검증된 학습 기법을 적용하였다.

먼저, optimizer를 기존의 SGD에서 Adam으로 변경하였다. Adam은 파라미터마다 adaptive learning rate 을 적용하여, SGD보다 빠르고 안정적으로 수렴하는 것으로 알려져 있다.

손실 함수는 기존의 NLL Loss와 LogSoftmax 조합 대신, 수치적으로 더 안정적이고 다중 클래스 분류에서 표준적으로 사용되는 CrossEntropy Loss로 변경하였다.

학습의 안정성과 재현성을 향상시키기 위해 weight 초기화 방식도 개선하였다. ReLU를 사용하는 convolution layer에는 Kaiming 초기화, fully connected layer에는 Xavier 초기화를 적용하였다. 이러한 초기화 방법은 학습 초기에 activation의 분산을 적절히 유지하여 gradient vanishing을 방지하고 학습의 수렴 특성을 개선한다.

마지막으로, 모델의 일반화 성능을 높이고 overfitting을 방지하기 위해 data augmentation과 early stopping을 도입하였다. 학습 데이터에는 $\pm 5^\circ$ 의 random rotation과 $\pm 5\%$ 의 random translation을 적용하여 다양한 입력 변형에 대한 적응력을 높였다. 또한 validation set의 성능이 더 이상 개선되지 않을 때 학습을 종료하여, 가장 우수한 일반화 성능을 보이는 시점의 weight를 확보하였다.

개선된 학습 전략을 활용하여 모델을 재훈련하였다. Fig.를 보면, 정밀도가 낮을수록 정확도도 낮은 경향을 보였으며, 공통적으로 FP32보다 INT8이 더 높은 정확도를 보인다. INT8이 더 높은 정확도를 보이는 이유는 quantization이 일종의 regularization 효과로 작용하여 overfitting을 방지하고, 미세한 weight 변동을 제거함으로써 더 robust한 feature 표현을 학습하게 되기 때문으로 예상된다. Fig 14.를 보면 재훈련된 모델은 모든 정밀도에서 baseline 모델보다 더 높은 정확도를 기록하였다. 또한, INT4 정밀도에서 성능이 급격히 하락한 baseline 모델과 달리 재훈련된 모델은 더 적은 정확도 하락을 보이며 양자화에 대해 더 견고한 성능을 보여주었다. 본 과제에서는 재훈련으로 향상된 97% 이상의 정확도를 유지하는 가장 낮은 정밀도 INT6를 선택하였고, 이렇게 확보된 quantization-robust 모델을 기반으로 다음 절에서는 hardware resource를 추가로 절감하기 위한 shift 기반 최적화를 진행하였다.




Fig 14. Precision vs Accuracy Trade-off

Parameter	Value
optimizer	Adam
Learning Rate	0.001
Batch Size	64
Max Epochs	30
Early Stopping Patience	7 epochs
Weight Decay	0
Input Range	[0, 1]
Data Augmentation	Rotation: $\pm 5^\circ$ / Translation: $\pm 5\%$
Weight Initialization	Conv: Kaiming(fan_out) / FC: Xavier uniform / Bias: 0
Random Seed	42
Best Epoch	28
Best Val. Accuracy	97.43%
Best Val. Loss	0.0875

Table 3. Information about model retrain

3.2.6. Shift Experiment for Reduce Hardware Resource

재훈련된 모델을 기준으로 hardware resource를 절약하기 위한 추가 실험을 진행하였다. 3.2.5절에서 진행된 weight에 할당하는 bit를 절약은 classification 작업의 특성을 근거한다. classification 작업에서는 각 최종 출력값의 정확도보다는 상대적 크기가 중요하다. 즉 최종 출력 값에서 LSB 근처의 데이터보다 MSB 위치의 데이터가 더 중요하다. 따라서 shift 연산을 통해 상위 비트의 데이터만을 사용하여 hardware resource를 절약할 수 있다. 본 모델은 layer가 2개로 매우 적고, hardware 동작을 위해 float point를 integer를 변환하면서 input과 weight가 훈련 상황보다 scale up되어 있다. 이 근거들을 바탕으로 최종 출력처럼 각 layer 사이의 activation에서도 shift 연산을 통해 LSB 근처의 bit를 제거해도 모델의 정확도가 감소하지 않을 것을 가정하고 이를 검증하는 실험을 진행하였다.

MNIST testset 1000 samples을 사용하여 conv1 layer, conv2 layer에서 accumulate 연산 이후의 값을 shift 연산을 추가하고, shift 연산의 크기를 바꿔가며 정확도를 측정하였다. 이 시프트 값을 크게 설정할수록, 다음 layer로 전달되는 activation 값에 필요한 bit-width이 감소하여, 버퍼 메모리와 연산기에 필요한 hardware resource를 절약할 수 있다. hardware resource를 절약하면서 모델의 정확도를 97% 이상 유지하는 것을 목표로 최대 shift 크기를 탐색하는 실험을 진행했다.




Fig 15. Int8, Int6 Shift Optimization

재훈련한 모델의 INT8, INT6 정밀도로 진행한 실험을 진행하여, layer별로 shift 크기에 따른 정확도를 히트맵으로 Fig 15.에 나타냈다. 실험 결과, INT8 환경(Fig 15. (a))에서는 두 값이 비교적 넓은 영역에서 자유롭게 조합되어도 성능이 유지된 반면, INT6 환경(Fig 15. (b))에서는 높은 정확도를 보이는 영역이 뚜렷한 대각선 형태로 나타나는 것을 발견하였다. 이는 INT6처럼 낮은 정밀도에서는 각 layer에서의 shift 크기보다, 두 shift 크기의 합(Conv1_Shift + Conv2_Shift)이 모델 전체의 정보량과 정확도에 결정적인 영향을 미친다는 것을 실험적으로 보여준다. 두 layer에서의 Shift 크기의 합이 11 또는 12일 때 97% 이상의 높은 평균 정확도를 기록했으며, 13부터는 성능이 97% 이하로 저하되는 것을 확인하여 최종적으로 INT6 weight의 경우, conv1_shift = 9, conv2_shift = 3으로 결정하였다.

```
acc = 0
```

```
for  $i = 1$  to 25 :
```

```
    mult_result = (input $i$  × weight $i$ )  $\gg$  PRE_SHIFT
```

```
    acc = acc + mult_result
```

```
acc = acc + bias
```

```
conv_out = ReLU(acc)  $\gg$  POST_SHIFT
```

Algorithm 1. An example flow of convolution with shift operation

위 실험의 분석을 통해 activation의 bit-width를 줄일 수 있었다. accumulate 연산 이후에 shift 연산을 추가하면 accumulator가 20-bit인 경우, conv1 layer에서는 LSB 9-bit를 제외한 상위 11-bit만을 다음 layer로 전달하여 데이터 전송량을 감소시킬 수 있다. 위 실험을 더 확장하여 accumulator의 bit-width도 절약할 수 있는지를 검증하는 실험을 추가로 진행하였다. 상대적인 크기가 중요하고 accumulator의 LSB는 중요도가 낮은 정보이므로 weight * input 연산의 결과에서 미리 shift를 도입하여 accumulator에서 누적하는 값의 크기를 줄여 accumulator의 bit-width를 줄일 수 있다 가정하고 이를 검증하였다. 위 실험을 통해 설정한 layer별 shift 크기를 total-shift로 정의하고, 이를 pre-shift와 post-shift로 나눠서 실제 연산에 적용하였다. (total-shift = pre-shift + post-shift) pre-shift는 weight * input 연산 직후에 진행하고, 이 multiply의 결과들을 accumulator에 bias와 함께 누적한 직후에는 post-shift를 진행하였다.




Fig 16. Accuracy pre-shift Comparison

실험은 Fig 16. 과 같이 각 layer(Conv1, Conv2, FC)별로 pre-shift 크기에 따른 정확도를 개별적으로 측정했다. conv1 pre-shift를 측정할 때, 나머지 layer의 shift 크기는 고정하고 only post-shift만으로 설정하였다.

Conv2 layer는 pre-shift 값이 2일 때 97.2%로 가장 높은 성능을 보였고, Conv1 및 FC layer는 pre-shift 값이 6일 때 97%를 상회하는 가장 높은 성능을 보였다. 각 layer별로 더 큰 pre-shift의 크기를 사용할 경우는 97%이하의 성능이 측정되었다. 위 실험 결과를 기반으로 conv1_pre_shift = 6, conv2_pre_shift = 2, fc_pre_shift = 6으로 설정하여 각 pre-shift의 크기만큼 accumulator의 bit-width를 줄일 수 있음을 검증하였다.

3.2.5, 3.2.6의 실험을 통해 classification 작업의 특성을 활용하여 hardware resource를 효율적으로 절감할 수 있음을 검증하였다. Shift 연산을 layer 간 activation에 적용하여 전달되는 데이터의 bit-width를 줄이고, 나아가 pre-shift와 post-shift 구조를 도입하여 accumulator의 bit-width까지 감소시킬 수 있었다. INT6 정밀도 기준으로 Conv1에서는 6-bit, Conv2에서는 2-bit, FC에서는 6-bit의 accumulator bit-width 절감이 가능하며, 이를 통해 97% 이상의 정확도를 유지하면서도 버퍼 메모리 및 연산기의 hardware resource를 효과적으로 절약할 수 있는 최적 구성을 확립하였다. layer 별 pre-shift, post-shift의 크기를 아래 Table에 정리하였다.

Layer	PRE SHIFT	POST SHIFT	TOTAL SHIFT
CONV1	6	3	9
CONV2	2	1	3
FC	6	0	6

Table 4. Summary of the amount of shift at all layers

Layer	Component	Stage	Required Bits	Value Range
Input	Input Image	-	8-bit	0 ~ 255
	Weight	-	6-bit	-31 ~ 31
	Bias	-	8-bit	-127 ~ 127
Conv1	Accumulator	After Pre-Shift	11-bit	-564 ~ 719
	Accumulator	After Bias	11-bit	-543 ~ 754
	Accumulator	After Post-Shift	8-bit	-68 ~ 94
Conv2	Accumulator	After Pre-Shift	12-bit	-2005 ~ 2109
	Accumulator	After Bias	12-bit	-2005 ~ 2109
	Accumulator	After Post-Shift	12-bit	-1003 ~ 1054
FC	Accumulator	After Pre-Shift	11-bit	-1156 ~ 717
	Accumulator	After Bias	11-bit	-1156 ~ 717

Fig 17. Bit-width allocation to the each hardware modules

4. 결과 및 기대효과

4.1 결과

본 장에서는 Improved chip과 Proposed chip의 성능 지표를 정리하여 나타내었다. 여기서 Improved chip은 Baseline Improvement에서 제시된 clock gating을 적용한 chip을 의미하며, Proposed chip은 본 과제에 Proposed design part에서 제시한 hardware를 의미한다.

<pre> Post Synthesis ===== Post synthesis report_tns ----- tns max 0.00 ===== Post synthesis report_wns ----- wns max 0.00 ===== Post synthesis report_worst_slack ----- worst slack max 398.19 ===== Post synthesis report_power ----- Group Internal Power Switching Power Leakage Power Total Power (Watts) ----- Sequential 7.20e-03 2.21e-04 2.28e-06 7.42e-03 1.8% Combinational 1.67e-01 2.38e-01 1.52e-05 4.06e-01 98.2% Clock 4.18e-06 1.42e-04 3.47e-09 1.46e-04 0.0% Macro 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0% Pad 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0% Total 1.74e-01 2.39e-01 1.75e-05 4.13e-01 100.0% 42.2% 57.8% 0.0% Chip area for module '\ref_chip': 23160.927780 of which used for sequential elements: 4265.524800 (18.42%) </pre>	<pre> OpenSTA Power Analysis (Dynamic Power Analysis) OpenSTA 2.7.0 8f8f397610 Copyright (c) 2025, Parallax Software, Inc. License GPLv3: GNU GPL version 3 <http://gnu.org/licenses/gpl.html> This is free software, and you are free to change and redistribute it under certain conditions; type 'show_copying' for details. This program comes with ABSOLUTELY NO WARRANTY; for details type 'show_warranty'. Group Internal Power Switching Power Leakage Power Total Power (Watts) ----- Sequential 5.16e-03 3.15e-04 2.21e-06 5.48e-03 32.8% Combinational 3.78e-03 6.74e-03 1.02e-05 1.05e-02 63.0% Clock 7.38e-06 6.99e-04 2.84e-09 7.06e-04 4.2% Macro 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0% Pad 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0% Total 8.94e-03 7.75e-03 1.24e-05 1.67e-02 100.0% 53.5% 46.4% 0.1% </pre>
(a)	(b)

Fig 18. Performance analysis report of improved chip

Fig 18.에서 Total Negative Slack (TNS)와 Worst Negative Slack (WNS)이 모두 0.00으로 측정되었다. 이는 설계된 회로 내에 어떠한 Timing Violation도 없음을 보여준다. ref_chip module이 차지하는 총면적은 0.02316 mm²으로 측정되었다. OpenROAD Synthesis tool의 Post-synthesis estimation (a)에서는 총 413 mW의 전력 소모가 예측되었으나, OpenSTA Dynamic power estimation (b) 결과, 총 전력 소모는 16.7mW로 측정되었다. 이는 본 가속기가 매우 높은 전력 효율을 달성했음을 의미한다. 두 결과를 비교해보면, combinational part의 switching power가 눈에 띄게 감소한 것을 알 수 있는데, 이를 통해 clock gating의 적용이 효과적으로 switching power를 감소시켰음을 확인할 수 있다.

<pre> Post Synthesis ===== Post synthesis report_tns ----- tns max 0.00 ===== Post synthesis report_wns ----- wns max 0.00 ===== Post synthesis report_worst_slack ----- worst slack max 1560.04 ===== Post synthesis report_power ----- Group Internal Power Switching Power Leakage Power Total Power (Watts) ----- Sequential 7.33e-03 3.62e-04 3.04e-06 7.70e-03 27.1% Combinational 9.74e-03 1.09e-02 1.21e-05 2.07e-02 72.6% Clock 1.77e-05 7.09e-05 1.89e-08 8.86e-05 0.3% Macro 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0% Pad 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0% Total 1.71e-02 1.13e-02 1.52e-05 2.84e-02 100.0% 60.1% 39.9% 0.1% Chip area for module '\chip_top': 17202.723300 of which used for sequential elements: 5733.905760 (33.33%) </pre>	<pre> OpenSTA Power Analysis (Dynamic Power Analysis) OpenSTA 2.7.0 8f8f397610 Copyright (c) 2025, Parallax Software, Inc. License GPLv3: GNU GPL version 3 <http://gnu.org/licenses/gpl.html> This is free software, and you are free to change and redistribute it under certain conditions; type 'show_copying' for details. This program comes with ABSOLUTELY NO WARRANTY; for details type 'show_warranty'. Annotated 454683 pin activities. saif 454683 Group Internal Power Switching Power Leakage Power Total Power (Watts) ----- Sequential 9.31e-03 5.17e-05 3.01e-06 9.36e-03 80.2% Combinational 5.56e-04 7.28e-04 1.06e-05 1.29e-03 11.1% Clock 4.34e-05 9.78e-04 1.56e-08 1.02e-03 8.7% Macro 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0% Pad 0.00e+00 0.00e+00 0.00e+00 0.00e+00 0.0% Total 9.90e-03 1.76e-03 1.37e-05 1.17e-02 100.0% 84.8% 15.1% 0.1% </pre>
(a)	(b)

Fig 19. Performance analysis report of proposed chip

Proposed chip 또한 TNS과 WNS이 모두 0.00으로 측정됐다. Proposed chip의 총 면적은 0.01728 mm²로, Improved Chip보다 더 작은 면적으로 구현됐다. OpenROAD Synthesis tool의 Post-synthesis estimation (a)에서는 총 28.4 mW의 전력 소모가 예측되었으나, OpenSTA Dynamic power estimation (b) 결과, 총 전력 소모는 11.7mW로 측정되었다. 이는 Improved chip보다 낮은 수치이며, 제안된 구조가 chip의 가속기의 전력 효율성을 의미 있게 개선한 것을 확인할 수 있다. Improved chip과 달리 Sequential 가 전체 전력의 80.2%를 차지하는 것으로 나타났다. 이는 연산을 담당하는 Combinational part(11.0%)보다 데이터의 저장 및 이동 과정에서 더 많은 전력이 소모됨을 의미하며, Proposed chip의 연산부 전력 효율이 극대화되었음을 시사한다.

Chip Spec	Chip Spec
NUM_OP_UNITS 697	NUM_OP_UNITS 652
CLOCK FREQUENCY 430 MHz	CLOCK FREQUENCY 430 MHz
WORST SLACK 398.19	WORST SLACK 1560.04
POWER	POWER
Post Synthesis : 413 mW	Post Synthesis : 28.4 mW
Open STA : 16.7 mW	Open STA : 11.7 mW
TOPS/W	TOPS/W
(NUM_OP_UNITS * CLK_FRQ) / (POWER * 10 ⁻¹²)	(NUM_OP_UNITS * CLK_FRQ) / (POWER * 10 ⁻¹²)
Post Synthesis : 0.78 (((697*430)/413)*10 ⁽⁻³⁾)	Post Synthesis : 9.87 (((652*430)/28.4)*10 ⁽⁻³⁾)
Open STA : 17.9 (((697*430)/16.7)*10 ⁽⁻³⁾)	Open STA : 24.0 (((652*430)/11.7)*10 ⁽⁻³⁾)
AREA	AREA
0.0232 mm ² (23161 um ²)	0.0172 mm ² (17202 um ²)

(a)
(b)

Fig 20. Overall chip spec report of improved chip (a) and proposed chip (b)

Pre Synthesis	Pre Synthesis
-----RESULT ANALYSIS-----	-----RESULT ANALYSIS-----
[Result] Accuracy : 93.00 %	[RESULT] Processing Time : 1980.30ns
	[RESULT] Accuracy : 96.00 %
	[RESULT] Total Mismatch : 40
	[RESULT] Model Error : 40
	[RESULT] Hardware Error : 0
	[RESULT] Others : 0
Post Synthesis	Post Synthesis
-----RESULT ANALYSIS-----	-----RESULT ANALYSIS-----
[Result] Accuracy : 93.00 %	[RESULT] Processing Time : 1980.30ns
	[RESULT] Accuracy : 96.00 %
	[RESULT] Total Mismatch : 40
	[RESULT] Model Error : 40
	[RESULT] Hardware Error : 0
	[RESULT] Others : 0

(a)
(b)

Fig 21. Accuracy and processing time report of improved chip (a) and proposed chip (b)

Fig 21. 은 Improved chip(a) 과 Proposed chip (b)에서 MNIST 이미지 처리에 대한 정확도 측정 결과이다. CNN 모델을 훈련시킬 때, 목표 정확도를 97 %로 설정하였는데, 측정 결과 목표치에서 1% 감소 한 96 % 가 측정되었다. 분석 결과, 정확도 측정을 위한 시뮬레이션에서 제공받은 input_1000.txt를 사용하였는데 모델을 재훈련할 때는 MNIST dataset 10,000개를 이용하여 훈련하였기 때문에 testset의 일부만을 테스트하며 생긴 통계적 정확도 하락으로 보인다. 따라서 hardware적 오류는 없다고 판단했다.

이미지 한 장을 추론하는데 1980.30 ns 가 소요되었는데, 동작 주파수가 430 MHz이므로 약 861 cycle이 소모되었다. 이는 Proposed chip이 baseline보다 (1335 cycle) 약 1.55배 더 빠르게 이미지를 처리할 수 있음을 의미한다.




Fig 22. Performance comparison for area, power consumption, TOPS/W, and WNS

vs. Baseline	Improved Chip	Proposed Chip	vs. Improved
AREA (mm ²)	1.09	0.81	0.74
Power (Post Synthesis) (mW)	1.25	0.09	0.07
Power (Open STA) (mW)	0.05	0.04	0.70
TOPS/W (Post Synthesis)	0.86	10.85	12.65
TOPS/W (Open STA)	19.67	26.37	1.34
WORST SLACK (ps)	1.33	5.21	3.92
Processing Time (cycle)	1.00	1.55	1.00

Table 5. Performance comparison normalized by baseline

세 chip의 성능지표를 Fig 22.과 Table 5.에 정리하였다. Fig 22 (a).는 chip의 면적을 비교한 결과이다. Proposed chip은 0.0172 mm²로, baseline 대비 약 19.2% 감소된 면적을 달성하였다. 반면, Improved chip은 0.0232 mm²로 baseline 대비 약 8.9% 증가한 가장 큰 면적을 달성하였는데, 이는 baseline hardware에 clock gating 구현을 위한 로직이 추가되었기 때문으로 판단된다.

Fig 22 (b).는 전력 소비 측정치를 나타낸다. Proposed chip은 모든 지표에서 가장 뛰어난 전력 특성을 보였다. Post-Synthesis 28.4 mW, OpenSTA 11.7 mW로, baseline의 Post-Synthesis 전력 대비 91.4% 감소한 수치이다. Improved chip은 Post-Synthesis 단계에서 413 mW로 가장 높은 전력이 측정되었지만, clock gating 의 영향이 반영된 OpenSTA 측정에서는 16.7 mW로 Proposed chip에 근접한 수치를 기록했다.

Fig 22 (c).에서는 TOPS/W 지표를 사용하여 전력 대비 연산 효율성을 평가하였다. Proposed chip은 압도적인 전력 효율을 달성했다. Open-STA 기준 24.0 TOPS/W, Post-Synthesis 기준 9.87 TOPS/W로, baseline의 Post-Synthesis 효율(0.91 TOPS/W) 대비 10배 이상 향상되었다. Improved chip 또한

Open-STA 기준 17.9 TOPS/W의 높은 효율을 보였다.

Fig 22 (d).는 시스템의 타이밍 안정성을 나타내는 WNS(Worst Negative Slack) 값을 비교한다.

세 설계 모두 WNS가 양수이므로 목표 클럭(430 MHz)을 만족하였다. Proposed chip은 1560.04 ps로 가장 큰 타이밍 마진을 보였는데, datapath의 pipeline 적용했기 때문에 baseline에 비해 비약적으로 향상된 것으로 판단된다.

Table 5.는 Baseline 대비 성능 지표의 변화를 파악하기 위한 측정값의 상대적 비율을 나타낸 것이다. Table 가장 오른쪽 항목은 Improved chip 대비 Proposed chip의 변화를 측정한 값이다. Improved Chip은 일부 성능(OpenSTA 전력, 타이밍)은 개선했지만 다른 부분(면적, 합성 후 전력)에서는 오히려 성능이 저하되는 한계를 보였다. Proposed Chip은 이 모든 문제를 해결하여 더 작고(0.81배), 전력을 훨씬 적게 사용하며(0.04~0.09배), 월등히 더 효율적이고(10~26배), 타이밍 마진도 매우 넉넉한(5.21배) 이상적인 결과를 달성했음을 수치로 입증하고 있다.

4.2 기대효과

본 과제에서는 clock gating과 pseudo zero skipping을 포함한 다양한 최적화 기법을 적용하여 edge device 용 CNN 가속기를 성공적으로 설계했다. Proposed chip은 PPA(Power, Performance, Area) 모든 측면에서 Baseline 대비 압도적인 향상을 보였다. 결론적으로, 본 과제에서 제안한 CNN 가속기 설계는 면적과 전력 소모를 획기적으로 줄이면서 전력 효율성을 극대화하여, 목표했던 edge AI 환경에 최적화된 저전력, 고효율 hardware임을 성공적으로 검증했다. 제안된 설계를 통해, 제한된 전력의 edge device에서도 복잡한 AI 연산을 실시간으로 처리할 수 있을 것이다. 이는 모바일, IoT 기기 등 다양한 분야에서 On-Device AI 기술의 상용화와 확산을 가속화 시킬 것이다.